Karadeniz Teknik Üniversitesi
Elektrik-Elektronik Mühendisliği Bölümü
Elektronik II Laboratuvarı

SCHMITT TETİKLEME DEVRESİ

1. Hazırlık Çalışmaları

a. Deney öncesinde Şekil-1 ve Şekil-8'de verilen devreler için 3.a, 3.b, 3.c, 3.d, 3.e ve 3.f adımlarını sanal simülasyon programlarında (Proteus, Multisim vb.) gerçekleyip çıktıları kaydediniz.
b. Schmitt tetikleme devrelerinin çalışma prensiplerini araştırınız.
c. Schmitt tetikleme devrelerinin kullanıldığı yerlere örnek gösteriniz.
d. 1.a, 1.b ve 1.c için elde ettiğiniz verileri bir rapor halinde birleştirerek deney öncesi deney sorumlusuna teslim ediniz.

2. Ön Bilgiler

2.1. Schmitt Tetikleme Devreleri

Schmitt tetikleme devresi iki konumlu bir devredir. Devrenin çıkışı alçak seviyede(AS) veya yüksek seviyede (YS) bulunur. Schmitt tetikleyicisinin en önemli uygulaması yavaş değişen bir işaretten hızla değişen bir dalga şeklinin elde edilmesidir. Schmitt tetikleme devresi (ST) ile sinüzoidal bir işaretten kare dalga elde edebiliriz. Ayrıca ST devresini seviye detektörü olarak kullanabiliriz.

2.2. Transistörlü Schmitt Tetikleme Devresi

Şekil–1 de transistörlü ST devresi verilmiştir. Bu devreye aynı zamanda emetör-bağlamalı ikili (emitter-coupled binary) devre denir. Çünkü pozitif geri besleme emetördeki R_3 direncinden dolayı oluşur.



Şekil–1 Transistörlü ST Devresi

Şekil–2 de devrenin geçiş özeğrisi verilmiştir. Tetikleme arasında (V_2-V_1) gibi bir histerisiz gerilimi oluşur. Böyle bir devrenin girişine sinüzoidal bir işaret uygulandığında çıkışında Şekil-3 de gösterildiği gibi bir kare dalga elde edilir.



Şekil–2 Transistörlü ST devresinin özeğrisi



Şekil–3 ST Devresinin girişine uygulanan bir sinüzoidal işaret ve ilgili çıkış işareti

Şekil–3 de giriş ve çıkış işaretlerini inceleyelim. $V_g < V_2$ olduğu sürece ST devresi AS de kalacaktır. Giriş işareti V_g, V_2 den büyük olunca çıkış gerilimi YS' ye ulaşacaktır. Bir seviyeden diğer seviyeye geçiş (anahtarlama olayı) çok hızlıdır ve pozitif geribeslemeye bağlıdır. Kısaca; $V_g \geq V_2$ iken V_c = YS ve $V_g \leq V_1$ iken V_c = AS olur.

Bu iki tetikleme noktası genelde aynı değildir. Çıkış T_2 nin kolektöründen alınır. Eğer T_2 kesimde ise $V_c = V_{cc}$ (YS) olur. T_2 iletimde ise çıkış $V_c = V_{CE2} + V_e$ (AS) olur. Çıkışın AS ve YS durumları T_2 'nin iletimde olması be olmaması ile belirlenir.

Şimdi $V_g = 0$ olduğunu kabul edelim. T_1 'in bazı toprak potansiyelindedir. Emetörü baza göre pozitif olduğundan T_1 iletimde değildir. V_{cc}, R_1, R_2 ve R_4 den dolayı T_2 iletimde, dolayısı ile V_E de bir gerilim oluşur. Bu durumda devrenin eşdeğeri Şekil–4 de verilmiştir. T_1 kesimde olduğu için emetöründen hiç akım akmayacak R_3 yalnız T_2'nin emetöründe gözükecektir. Thevenin eşdeğeri ile Şekil–4'deki devreyi daha da basitleştirebiliriz. Şekil-5'te basitleştirilmiş devre verilmiştir. Doğru akım söz konusu olduğu için C kondansatörü iletimde değildir.



Şekil-4 T_1 tıkalı ve T_2 iletimde iken ST devresi



Şekil-5 Yandaki devrenin Thevenin Eşdeğeri

Burada

$$R_a = \frac{R_4}{R_1+R_2} \qquad V_a = V_{cc}\frac{R_4}{R_4+R_1+R_2} \qquad \textbf{(1)}$$

olur. T_2 aktif bölgede olduğu müddetçe

$$I_{C2} = h_{FE2}\, I_{B2} \qquad V_c = V_{cc} - I_{C2}R_5 \qquad \text{ve} \qquad V_E=(I_{B2}+I_{C2})R3 \qquad \textbf{(2)}$$

Normal olarak Va ve Ra T_2 transistörü aktif bölgede olacak şekilde seçilir. T_1'in iletime geçmesi için gerekli en küçük gerilim V_2'dir.

$$V_2=V_E+V_{BE1} \qquad \textbf{(3)}$$

V_g 'nin artmaya başladığını düşünelim. T_1'in iletime geçmesi için $V_g > V_2$ olmalıdır. T_1 iletime geçer geçmez T_1'in kolektör gerilimi V_c azalır. V_{C1} deki azalma T_2'nin V_{B2} gerilimini

azaltır ve T_2 daha az iletimde olur. T_2'nin daha az iletimde olması I_{E2} akımını azaltır. T_1'in iletime geçmesinden dolayı I_{E1} artmaktadır. I_{E1} deki artma I_{E2}'deki azalmadan daha azdır. Bundan dolayı R_3'deki toplam akım azalmaktadır. Sonuç olarak V_E gerilimi azalmaktadır. V_E'nin azalması T_1 transistörünün V_{BE1} gerilimini daha da artıracak ve T_1'den akan akımlar artacaktır. Şimdi T_1 daha fazla iletimde olacak ve V_{C1} gerilimi daha fazla azalacak, T_2'den daha az iletimde olacaktır. Bu işlem regeneratif (pozitif geribesleme) bir işlemdir ve çok kısa zamanda oluşmaktadır. Yani T_1 çok hızlı doymaya ve T_2 çok hızlı kesime gider.

T_2 kesimde iken ST devresinin eşdeğeri Şekil–6 da ve bunun daha da basitleştirilmiş devresi Şekil–7 de verilmiştir. Burada R_2 ve R_4 birbirine seri olarak bağlanmış durumdadır.



Şekil-6 T_2 kesimde iken ST devresi



Şekil-7 Yandaki devrenin Thevenin eşdeğeri

Burada;

$$R_b = \frac{R_1}{R_2+R_4} \qquad \text{ve} \qquad V_b = V_{cc}\frac{R_2+R_4}{(R_2+R_4)+R_1} \qquad \textbf{(4)}$$

V_E gerilimini aşağıdaki gibi hesaplayabiliriz:

$$V_E = Vb - I_{C1}\,Rb - V_{CE1} \qquad \textbf{(5)}$$

T_1' in doymada olması için gerekli giriş gerilimi:

$$V_1 = V_E + V_{BE1} \text{ dir} \qquad \textbf{(6)}$$

V_g, V1 geriliminden küçük olmadıkça T_1 doymada ve T_2 kesimde kalır ($V_g > V_1$).

V_g <V_1 olunca pozitif geribesleme olayı tekrar olur. T_1 çok hızlı tıkanır ve T_2 iletime geçer. ST devresi, AS konumuna ulaşır.

C anahtarlama olayında hız artırıcı bir kapasite olarak görev yapar. T_2 genelde doymada değildir. Bu durumda anahtarlama olayı daha hızlı olur. T_2 transistörünü aktif bölgede seçersek T_2 daha hızlı kesime, dolayısıyla T_1 daha hızlı doymaya gidecektir. Uygulamada çok kere V_E 1 V ve (V_2 – V_1) 0,5 V civarında istenir. V_2 – V_1'in büyük olması pozitif geribeslemeyi artırır.

2.3. Tasarım

V_1, V_2 ve V_{cc} yi seçtikten sonra R_3 ve R_1 aşağıdaki gibi hesaplanır.

$$R_3 = \frac{V_E R_5}{V_{cc} - V_E} \quad \textbf{(7)}$$

$$R_1 = \frac{(V_{cc} - V_E) R_3}{V_E} \quad \textbf{(8)}$$

R_1 > R_5 olmalıdır. R_2, R_4 dirençleri flip-flop devrelerindeki gibi hesaplanabilir. T_1'in baz akımını sınırlamak için T_1 transistörünün bazına küçük değerli seri bir direnç bağlanabilir.

2.4. İşlemsel Yükselteçli Schmitt Tetikleyicisi

Aktif eleman olarak işlemsel yükselteç kullanılan ST Şekil–8' de verilmiştir. Burada R_1 ve R_2 dirençleri vasıtasıyla pozitif geribesleme uygulanmıştır. Kuramsal olarak çevrim kazancı (-GK)=1 olursa geribesleme kazancı (K_{Vf} = K / 1+GK) sonsuz olur. Bu ideal durumda çıkışın bir konumdan diğer konuma geçişi keskin olur (sıfır yükselme zamanlı darbe) ve ST devresi histerisiz etkisi göstermez. Eğer – GK > 1 seçilirse çıkışın bir konumdan diğerine geçişi süreksizlik gösterecektir. Pratikte – GK = 1 seçilir.



Şekil – 8 İşlemsel Yükselteçli ST devresi



Şekil – 9 İşlemsel Yükselteçli ST devresinin geçiş özeğrisi

İşlemsel yükselteç bu devrede karşılaştırıcı olarak görev yapmaktadır. $V_g < V_1$ olduğunu kabul edelim. $V_c \approx + V_{cc}$ olacaktır. Süperpozisyon teoremini kullanarak V_k'yı Şekil–8 den hesaplayabiliriz.

$$Vk = \left(\frac{-R_2}{R_1 + R_2} V_R + V_R\right) + \frac{R_2}{R_1 + R_2} V_C = \frac{R_1}{R_1 + R_2} V_R + \frac{R_2}{R_1 + R_2} V_C = V_2 \qquad \textbf{(9)}$$

V_g'yi artıralım. $V_g = V_2$ oluncaya kadar çıkış V_c geriliminde kalacaktır. $V_g = V_2$ olunca çıkış pozitif geribeslemeden dolayı - V_{cc} değerini alacaktır. $V_g > V_1$ olduğu sürece bu değerde kalacaktır.

$$V_o = -V_o \approx -V_{cc} \quad \textbf{(10)}$$

$V_g > V_1$ için faz değiştirmeyen uçtaki gerilim;

$$Vk = \frac{R_1}{R_1 + R_2} V_R - \frac{R_2}{R_1 + R_2} Vc \quad \textbf{(11)}$$

Histerisiz gerilimi;

$$V_H = V_2 - V_1 = \frac{2R_2}{R_1 + R_2} Vc \quad \textbf{(12)}$$

V_g yi azaltalım. $V_g = V_1$ oluncaya kadar çıkış – V_c de kalır. $V_g = V_1$ olunca ST nin çıkışı aniden + V_c ye sıçrar.

3. *Deneyin Yapılışı*

a. V_{cc}=12 V, R_1=4K7, R_2=2K2, R_3=3K3, R_4=6K8, R_5=4K7 olacak şekilde devreyi kurun. Devrenin girişine ayarlanabilir doğru gerilim kaynağı bağlayın. Sonra girişe ve çıkıla osiloskop bağlayarak devrenin geçiş özeğrisini çıkarın. V_2 ve V_1 gerilimlerini belirleyin. AS ve YS de T_1 ve T_2 transistörlerinin V_{BE}, V_{CB} ve V_{CE} gerilimlerini ölçünüz.

b. R_3 direncini 1K, 4K7 ve 10K olarak değiştirin ve V_1, V_2 gerilimlerini ölçünüz.

c. R_3 direncini eski değerine getirin ve R_4 direncini 2K2 ve 10K olarak değiştirerek V_1 ve V_2 gerilimlerini ölçün.

d. R_4 direncini eski değerine getirin. T_1 in emetörü ile V_E noktası arasına 470Ω luk direnç bağlayarak V_1 ve V_2 yi ölçünüz. Daha sonra bu 470Ω luk direnci T_2 nin emetörü ile V_E noktası arasına bağlayın ve V_1 ve V_2 yi tekrar ölçün.

e. Bu adımda girişe sinüzoidal bir kaynak bağlanacaktır. Bu nedenle T_1 in bazına 1N4007 diyotunu bağlayın. Diyotu; katodu bazda ve diğer ucu ise sinüzoidal kaynağa bağlı olacak şekilde yerleştirin. Devredeki giriş ve çıkışa çift kanallı bir osiloskopa bağlayın. Giriş sinyal kaynağının frekansı f=1KHz olacak şekilde ayarlayın. Bu durumdaki giriş ve çıkış sinyallerini çizin ve osiloskop ekranındaki şekilden V_1 ve V_2 değerlerini ölçün. f=10KHz ve f=100KHz de giriş ve çıkış sinyallerini inceleyin. C kapasitesinin etkisini inceleyin.

f. Şekil–8 deki devreyi V_R=5V olacak şekilde kurun. Devrenin geçiş özeğrisindeki çizin (V_1, V_2, AS ve YS değerlerini belirleyin). Girişe bir sinüzoidal sinyal kaynak bağlayarak f=1KHz de giriş ve çıkış işaretlerini osiloskoptan gözleyin.